1 DM642的引导方式
DM642主要有三种引导方式:
(1)不加载。CPU直接开始执行地址0处存储器中的指令。如果该处存储器是SDRAM，CPU会先挂起，直到SDRAM初始化完成。
(2)ROM加载。位于外部CE1空间的ROM中的1 KB程序首先通过DMA／EDMA被搬入地址0处。尽管加载过程是在芯片从复位信号被释放以后才开始的，但是当芯片仍处于复位时，就开始准备上述传输了。传输完成后，CPU退出复位状态，开始执行地址0处的指令。ROM中的程序存储格式应当与芯片的端点模式一致。
(3)主机加载。核心CPU停留在复位状态，芯片其余部分保持正常。外部主机通过主机接口初始化CPU的存储空间，包括片内配置寄存器。所有初始化工作完成后，向接口控制寄存器的DSPINT写“1”，结束引导。CPU退出复位状态后，从地址0处开始执行指令。
在基于DM642的应用系统中，主要采用ROM加载的引导方式，通过外挂FLASH芯片，将应用程序存储在FLASH中。系统断电后应用程序依然存在，使得系统能够脱机运行。并且，借助于二级引导程序，基于DM642的大规模应用程序的开发也将更加方便、灵活。
2 DM642与FLASH的连接
在本文中，DM642采用TI公司的TMS320DM642AGDK，FLASH采用AMD公司的AM29LV033C。
TMS320DM642的工作时钟*可以达到720 MHz，处理性能可达5 760 MIPS，其通过外部存储器接口(EMIF)访问片外存储器。EMIF接口分成四个空间，即CE0～CE3。FLASH映射到CE1空间，上电时采用8位ROM加载方式。AM29LV033C是一款4 M×8 b，3 V单电源供电的非易失存储器。
CE1子空间配置成8位异步静态存储器接口连接FLASH，由于DM642的外部地址总线只有20根，所以CE1的*寻址范围为1M×8 b。CE1只将前一半寻址空间分配给FLASH，后一半空间分配给了其他资源，即*可寻址范围是512K×8 b。为了寻址FLASH的所有空间，可对FLASH进行分页管理，将FLASH分成8页，由位于CPLD中的页地址寄存器通过PA19，PA20，PA21控制选页。DM642与FLASH的连接示意图如图1所示。
用分页技术寻址FLASH所有空间，FLASH的每一页均映射到CE1的相同地址空间(0x～0x9007FFFF)。在二级引导程序进行引导的过程中，每当FLASH当前页到达页末时，通过页地址控制寄存器改变PA19，PA20，PA21的输出电平来激活下一页，完成引导过程。在本文中，以基于DM642的视频采集、编码和传输程序为例，详细说明DM642的二级引导程序的设计过程。
3 二级引导程序
3．1 引导过程
二级引导装载程序被放置在FLASH的起始地址处，一旦DSP上电复位，二级引导程序就会通过DM642的自动加载机制加载到RAM的地址0处，且此时CPU复位，开始执行二级引导程序。二级引导程序的引导过程为:首先对EMIF寄存器进行配置，包括全局控制寄存器、CEx空间控制寄存器、SDRAM控制寄存器、时序控制寄存器以及扩展控制寄存器等。然后，获取程序入口地址，接着按照数据块的格式获取每个块的字节数和目标地址，开始拷贝代码。当获取的字节数为0时，引导结束，CPU跳转到C_int00处，建立C语言运行环境，从main()处开始执行。引导过程如图2所示。
3．2 二级引导程序设计
根据二级引导程序的引导过程编写二级引导程序的实现代码，二级引导程序用汇编语言编写。下面是各部分的具体实现。
(1)配置EMIF寄存器。定义EMIF寄存器基地址EMIF base=0x，定义各个寄存器的配置值为:
(2)拷贝应用程序代码。定义引导表的地址为COPY_TABLE=0x，实现代码如下:
(3)判断是否到达页末的代码。页地址控制寄存器的地址为0x。在代码拷贝的过程中，时刻判断加载指针是否指向下一页的开始，如果是，则返回到0x，如果不是，则继续拷贝。实现代码如下:
(4)执行跳转。代码拷贝完成后，引导结束，执行跳转指令。代码如下:
另外，必须编写相应的命令文件以配合引导程序完成引导过程。在本例中，将二级引导程序放在．boat-load段中，并在命令文件中添加如下代码:
